Good hello,<br>&nbsp;&nbsp; I have a PCMCIA CAM card on EN50221 standard.<br>&nbsp;&nbsp; The card is interfaced to BCM7324 on EBI lines.<br>&nbsp; &nbsp; Board detects the card,and it has to get initialised through proper sequence .The sequence follows :set Reset bit and Poll for Ready bit in command Register <br>
The offset of Command Register is 0x1<br>&nbsp;&nbsp; the processor address pins and&nbsp;&nbsp;&nbsp; CAM address pins&nbsp; are interfaced as follows<br>&nbsp; Processor&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; CAM Card<br>&nbsp;&nbsp; A3&lt;------------------------&gt;A2_CAM<br>&nbsp;&nbsp; A2&lt;--------------------------&gt;A1_CAM<br>
&nbsp;&nbsp; A1&lt;--------------------------&gt;A0_CAM<br>&nbsp;&nbsp; ........<br>&nbsp; processor does not show A0 .I suppose this is for even address alignement.<br>CAM memory map for command Register is <br>A0_CAM=1<br>A1_CAM=0<br><br>&nbsp;&nbsp; Hence to configure 0x1 offset(Command Register) i do<br>
&nbsp; CHIP_SELECT=0x1A000000<br>&nbsp;&nbsp; *(ioremap(CHIP_SELECT+2,0x4) =value.<br><br>&nbsp; I think CHIP_SELECT+2 should select A0_CAM=1 ;<br>&nbsp; Am I right on this?<br><br>&nbsp; But when i read the command register value i don,t get correct value.<br>
<br>&nbsp; Can someone please tell me if i select the registers properly as <br>&nbsp; written above ? Or please suggest me something else to be done .<br><br>Warm Regards,<br>&nbsp;Vivian<br><br><br>&nbsp;&nbsp; <br>&nbsp; <br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; <br>
&nbsp;&nbsp; <br><br>&nbsp;&nbsp; <br>&nbsp;&nbsp;&nbsp; <br>&nbsp;<br>&nbsp;&nbsp; <br>